# **EUROPEAN PATENT OFFICE**

## **Patent Abstracts of Japan**

**PUBLICATION NUMBER** 

58151618

**PUBLICATION DATE** 

08-09-83

APPLICATION DATE

03-03-82

APPLICATION NUMBER

57033361

APPLICANT:

NIPPON TELEGR & TELEPH CORP

<NTT>;

INVENTOR:

**UENO TAKAO**;


INT.CL.

G05F 1/64 G05F 1/56

TITLE

**CONSTANT POWER FEED** 

**CONTROLLING SYSTEM** 



ABSTRACT:

PURPOSE: To reduce reactive power consumption of a feeding circuit, by detecting inter-line voltage of a subscriber's line, limiting input pulse width of a DC- DC converter in case when said voltage exceeds a reference value, and preventing generation of overvoltage when a line is opened.

CONSTITUTION: An external clock signal is received by a CLK terminal, constant pulse width is generated by a pulse width generator PWM, the primary winding of a pulse transformer TR connected between a transistor TR Q1 and an electric power source B is turned on and off at a specified period, and electric power is transferred to the secondary winding side. The secondary side rectifies it by a filter circuit FIL, and after that, makes it flow as a service current to a subscriber load resistance RL, and executes floating feed. A variation of inter-line voltage VL by whether the resistance RL is large or small appears as fly-back voltage of the primary winding of the TR, in the collector of the TR Q1, and when a value which detects DET it exceeds threshold voltage VREF, a comparator COMP inputs an output to the PWM, and controls so as to narrow output pulse width of the RWM.

COPYRIGHT: (C)1983,JPO&Japio

(P) 日本国特許庁 (JP)

砂特許出願公開

# <sup>®</sup>公開特許公報(A)

昭58-151618

©Int. Cl.<sup>3</sup> G 05 F 1/64 1/56

識別記号

庁内整理番号 8023-511 8023-511 砂公開 昭和58年(1983)9月8日

発明の数 1 審査請求 未請求

(全 3 頁)

## @定電力給電制御方式

②特 願 昭57-33361

**愛出** 願 昭57(1982)3月3日

②発 明 者 高田健三

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 髙橋良一

川崎市中原区上小田中1015番地

富士通株式会社内

砂発 明 者 上野隆男

武蔵野市緑町3丁目9番11号日本電信電話公社武蔵野電気通信研究所内

仰出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

⑩出 願 人 日本電信電話公社

创代 理 人 弁理士 松岡宏四郎

## 明 細 書

1. 発明の名称

定電力給電制御方式

2. 存許請求の範囲

## 5 発明の許細な説明

## (1) 発明の技術分野

不発明はDC-DCコンパータを用いた定能 力約 電機能を有する加入者回路において、加入者 ON HOOK 時の異常電圧発生を防止する定電力給 電制網方式に関するものである。

## (2) 技術の背景

起子交換機用加入者回路においては装置の小 形化, 経病化を目的として全電子化が進み、例え は電子通信学会技術研究報告書 S E 79-107、

日田、浜単:「電子化加入者回路の諸形態とその評価」1980年1月22日に示された原にDc-DCコンパータ給電回路を用いたフローティング形加入者回路方式等各種方式の検討が活発化している。

このように加入者回路にDO-DCコンパータ回路を備え、加入者融路に対して、その破路抵抗の大小にかかわらず一定置力を供給する方式を採用した定電力給電方式においては、破路抵抗が大きくなる程機感間電圧が増加し、時に加入省級開放時(ON HOOK 状態)に過大電圧が発生するのでその対策が必須となる。

## (3) 従来技術と問題点

従来、DC-DCコンパータ回路を具備し、 定電力給電機能を有する加入者回路の過程圧対 取 として A B 線路間に挿入したパリスタ等でクラン プする構成がとられていたが、コンパータ回路か ら転送される処力をパリスタで消費させる為に形 状が大きくなる欠点があった。

-95-

## (4) 発明の目的

本発明は段間選圧を検出し、これが海や値以上でもった場合リローロロコンパータの入力パルス幅を間限して線路開放時に産選圧が免生することを防止することにより、従来用いられていた大形パリスタを除去するとともに給運回路の無効循環電力を減少させる定電力給電調御方式を提供することを目的とするものである。

#### (5) 発明の構成

そしてとの目的は本発明によれば、加入者殿路側に一定電力を給電するDC-DCコンパータを有する加入者回路において、加入者線路間電圧を検出する検出器と、該校出器の出力検出電圧値と一定機能とを比較するコンパレータと、該コンパレータ出力によって前記DC-DCコンパータの入力パルス幅を削限するパルス幅発生器とを有することを特徴とする定載力給電制御方式を提供することによって達成される。

#### (G) 発明の実施例

以下本発明の実施例を図面によって詳述する。

3

を検出し、DBT出力は関値比較器 COMPの一方に入力され、COMPの出力はパルス編発生器 PWMの制御端子に接続される。加入者負荷抵抗にLの大小による解略開電圧 V L の変化はトランスメ Q l のコレクタに現われており、DBT出力があらかじめ設定した関値電圧 V REP 以上になった場合をCOMP で比較検出し、その情報を P W M 制御端子に入力して P W M の出力パルス編を挟める機に制倒する。

この駅にフライバック電圧の検出→機値と比較 →バルス幅を制限→トランス入力電力を制限する 帰屋ループを形成することにより、余分な消費電 力の増加なしに加入者線路間電圧を一定電圧を越 えない保にすることが可能となる。

部1図の実施例では緑路間電圧を検出する手段 として1次を蘇のフライバック電圧を検出する構 成を示したが、パルストランスに第3の巻級を付 加することによって模間電圧を検出出来、本発明 の検出手段として用いることができる。 図面は本発明による加入者回路における定電力 給電方式の回路構成図を示す。

同図において、CLKはクロック入力端子、 ドリリはパルス編発生器、Qlはトランジスタ、 TRはパルストランス、DETは検出器、COMP はコンパレータ、ドILは壁焼ダイオードDおよ びコンデンサC、インダクタンスLで構成するフィルタ回路、強子 A、Bは加入者線出力端子、 R Lは加入者負荷抵抗である。

次に按続並びに動作を説明すると、CLR端子に外部クロック信号を受け、バルス幅発生器
PWMで一定バルス幅を発生し、スイッチングトランジスタQ」のコレクタと電源B間に接続されたパルストランスTRの一次巻線を一定周期でUN、OPFさせて二次巻級側に電力を転送し、フィルタ回路FILで整流したのち、加入者負荷抵RLに通話電流を供給してフローテング給電を行う。

スイッチングトランジスタQ 1のコレクタは検 出路DBTに接続されて、そのフライバック電圧

## (7) 発明の効果

以上、詳細に説明したように、本発明の定能力給電制御方式を用いた加入者回路によれば、加入者被路に生ずる過程圧をIC化可能な菓子回路で形成でき、かつ無効な消費電力を減少させるといった効果大なるものである。

## 4 図面の簡単な説明

図面は本発明による加入者回路における定成力 給低方式の回路構成図である。

CLEはクロック入力端子、FWMはパルス発生器、Ulはトランジスタ、TRはパルストランス、DETは検出器、COMPはコンパレータ、PILはフィルタ回路、A、Bは加入者線出力端子、RLは加入者負荷抵抗をそれぞれ示す。

代理人 弁理士 松 岡 宏四郎

5

## 特開昭58-151618 (3)

